6ES7132-4BD00-0AA0

6ES7132-4BD00-0AA0

還可利用PinAhead布局設計中其它與I/O相關的邏輯，如BUFG、BUFR、IODELAY、 IDELAYCTRL和DCM。利用PlanAhead中的“Find”命令，可以方便地定位這些對象和布放點。要想有選擇地察看的擴展邏輯和邏輯連接，請使用工具中的原理圖視圖(“SchemaTIc” view)。

通過在PlanAhead軟件中的某個視圖中選擇特定的I/O相關邏輯并將其拖動到器件視圖(Device view)中的選定位置，就可以鎖定其布局。

PlanAhead軟件將會自動判斷，僅允許將有關邏輯放在合適的位置。在拖動設計中的邏輯對象時，動態光標會顯示出適當的布局位置。

步驟4： 為zui終核簽(Sign-Off)運行DRC和WASSO

一旦完成引腳分配，就可利用 PinAhead豐富的DRC規則來進行核簽前的DRC檢查，保證在運行PlanAhead軟件實施工具前設計是無錯的。工具中的眾多I/O和時鐘相關規則可保證I/O布局是合法的。可利用PlanAhead的DRC對話框來選擇相應的規則。

如果工具發現違反規則的情況，將會顯示帶有錯誤信息的DRC結果表。 選擇相應的錯誤信息可以更進一步入地了解有關情況。

PlanAhead還提供了加權平均同步轉換輸出(WASSO)分析功能，可幫助識別引腳分配引起的潛在信號完整性問題。為工具提供PCB設計的寄生參數特性，PlanAhead軟件將會分析不同的I/O組以及其近鄰，并報告每一I/O組的利用情況和狀態。

1、客戶*，服務為先。
2、重承諾，絕不出爾反爾。
3、客戶服務從細節做起。
4、細心、用心、熱心、愛心。
5、絕不做詆毀競爭對手、污蔑同行的行為，不向客戶說對競爭對手不利

的話。
6、滿足客戶的要求、讓客戶滿意就是我們的工作。
==========================